Nec Z80CTC

Это описание микросхемы NEC Z80CTC (японский клон Zilog Z80 CTC, часто маркируемый как µPDZ80CTC или просто NEC D82C84 / NEC 82C84 в зависимости от исполнения).

Общее описание

Z80 CTC (Counter Timer Circuit) — это программируемая микросхема последовательного ввода/вывода, разработанная для работы с процессором Z80. Она содержит 4 независимых канала, каждый из которых может работать в режиме счетчика (Counter) или таймера (Timer).

Различия NEC vs Zilog: Микросхемы NEC (как и японские аналоги от Toshiba/Sharp) являются полными функциональными клонами Zilog Z80 CTC с абсолютной совместимостью по выводам и системе команд. NEC выпускала как версии в корпусах PDIP (для монтажа), так и в стеклопластиковых PLCC. С единственным отличием некоторых NEC требует немного более "внимательного" подключения Vcc (настоятельно рекомендуется обвязка керамическими конденсаторами 0,1 мкФ на каждый вывод питания, так как внутренняя логика чувствительнее к пульсациям, чем у Zilog).

Назначение:

• Генерация прерываний с программируемым интервалом (таймер).
• Подсчет внешних импульсов (счетчик).
• Вывод стабильных тактовых сигналов (триггерных или Symmetrical).
• Контроль частоты работы других устройств (например, Z80PIO или системного затвора).
• Используется в огромном количестве старых Z80-систем: от Sharp MZ, MSX, Apple II, Amstrad CPC до китайских МП на периферии NEC.

Технические характеристики (NEC µPDZ80CTC / NEC D82C84)

| Параметр | Значение | | :--- | :--- | | Тип | Внешнее программируемое периферийное устройство | | Количество каналов | 4 независимых канала (Channel 0-3) | | Применение | Счетчик / Таймер / Pulse Generator | | Входы канала | CLK/TRG# (тактовый/триггерный вход — мультиплексированный) + RESET/CLK# | | Выход | ZC/T0# (Zero Count / Time Out). В таймер-режиме — симметричный импульс (1 маш. цикл). В счетчик-режиме — отрицательный импульс 1 цикл (кроме номера? — подробное описание). | Прерывания | Аппаратные: INT, IEI, IEO — возможность зее подключать ккмузыкал чейней PEAPON (ZiLlOG PO / 74TTL через или со стороны? Работает с процессорами, у которых возможно векторное прерывание INIT/) | Системная шина | Полностью синхронна:ввод=CLK#(CLK MC из нижнего регистра AIIN ALG CH?) . В основном I3/BI etc поэтому IE различается) По фронту CLK стоит выбор); M1#, IORQ#, A# [9-8] (only those). ADDR bus |